PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-134746

(43)Date of publication of application: 17.06.1987

(51)Int.Cl.

G06F 13/26

G06F 15/16

(21)Application number: 60-274355

(71)Applicant: NEC CORP

(22)Date of filing:

07.12.1985


(72)Inventor: UEDA CHIAKI

(54) BUS COUPLING ADJUSTING CIRCUIT

(57) Abstract:

PURPOSE: To eliminate a load of a program by providing a function for determining a priority on a bus coupling adjusting circuit, making a request person of a lower priority turn off an output to this own local bus, when a request of a mutual use has collided, and processing a request of a higher priority first.

CONSTITUTION: When the first processor 21 has tried to operate a local memory 24 of the second processor 22, when an operation request of the second from the first processor 21 is received, a bus coupling adjusting circuit 30 outputs a request for using a bus to a bus control part 28 of the second processor 22 side. Also, when an operation request of the first local memory 23 is generated from the second processor 22, the bus coupling adjusting circuit 30 receives the requests from both the processors 21, 22, recognizes a request of a higher priority degree by a decision of an internal priority circuit, and makes a request person having a lower priority degree output an 'output OFF request' to his



own local bus. The request person who has received the 'output OFF request' turns off an output to his own local bus, and holds the present state as it is.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩ 公 開 特 許 公 報 (A)

昭62 - 134746

@Int_Cl_4

識別記号

庁内整理番号

每公開 昭和62年(1987)6月17日

G 06 F 13/26

3 2 0

7165-5B 2116-5B

審査請求 有 発明の数 1 (全 4 頁)

59発明の名称

バス結合調停回路

②特 頭 昭60-274355

②出 願 昭60(1985)12月7日

⑫発 明 者 上 田

千 秋

東京都港区芝5丁目33番1号 日本電気株式会社内

①出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

卸代 理 人 并理士 芦田 坦 外2名

明 細 種

1. 発明の名称

パス結合調停回路

2. 特許請求の範囲

3. 発明の詳細な説明

(産業上の利用分野)

複数のプロセッサとそれに接続される各プロセッサが管理するプロセッサ毎の双方向ローカルバスとのバス結合に関し、特にバス結合部の関停回路に関する。

〔従来の技術〕

は第2のプロセッサ2に対し、プロセッサの単位
処理が終った時第2のローカルバス6の使用権を
開放し、第1のプロセッサ1に第2のローカルバス6の使用権を
変す様に要求してローカルバス6の使用権制御を行う。第1のプロセッサ1は第2のローカルバス6の使用権を得て第2のローカルメモリ4の操作を行う。この様にして第1のプロセッサ1は他の第2のプロセッサのローカルメモリ1を操作するととが出来る。

バス使用の要求と使用権受理を行う手段と、相互のローカルバス使用要求の 競合時 これを調停する 手段と、 調停の結果バス使用を遅らすべき側のローカルバスの要求者に対し、 ローカルバスへの出力を中断させる手段とを有することを特徴とするバス結合調停回路である。

(寒流例)

, 4

第1 図は本発明の一実施例であるバス結合調停 回路の構成を示す図であり、11と12は各プロセッサから相手側のローカルバスへのが不理のは不要付けと、相手側ローカルバスへのが第2のバス要乗を受ける。又13はバス結合部の側部である。又13はバス結合部の側部である。又13はバスは合部の側部である。以14と15はバス側側部113で調停を行うがス出力中断のがスとり、14と15はバス側側のバス出力中断の制象バス使用を遅らされる側へのバス出力側部である。

第2 図は本発明のバス調停側御回路を用いたマルチプロセッサシステムの一構成例を示す図であ

来ず,相互に相手ローカルバスを確保しよりとしてロックしてしまう。

〔 発明が解決しようとする問題点〕

(問題点を解決するための手段)

本発明は複数のプロセッサと、各プロセッサ毎の双方向ローカルバスと、各ローカルバスを相互に結合するバス結合部を有するマルチプロセッサンステムにおいて、相互のローカルバスの管理部へる為に結合された互いのローカルバスの管理部へ

る。 2 1 , 2 2 は第 1 及び第 2 のマイクロプロセッサ(以下第 1 及び第 2 のプロセッサと称す。)、2 3 , 2 4 はプロセッサ毎の第 1 及び第 2 のローカルメモリ、 2 5 , 2 6 はプロセッサ毎の第 1 及び第 2 のローカルバス 毎の第 1 及び第 2 の パス 間 御部、 2 9 は 各ローカルバスを制 御する 為のバス 結合部、 3 0 は各プロセッサが相互にローカルバスの使用 植を得る為に本発明を実施したバス結合調停回路である。

各プロセッサのローカルバスは、データ伝送時の制御タイミングを示す第3図に示すように、バスの要求者がバスを介してバス上の制御部にデータ転送を行う時、要求者からの"動作指示"と訓御部からの"動作完了"で、1回のデータ転送を行う非同期バスである。

第 1 のプロセッサ 2 1 が第 2 のプロセッサ 2 2 のローカルメモリ 2 4 を操作しようとした時, バス 結合調停回路 3 0 は第 1 のプロセッサ 2 1 からの第 2 ローカルメモリ 2 4 操作要求を受けると, 第 2 のプロセッサ 2 2 例のバス訓御部 2 8 ヘバス

使用の要求を出す。又同時に第2のプロセッサ 22側から同様な要求がないか調べる。

前記の状態の時さらに第2のプロセッサ22か 5第1のローカルメモリ23の操作要求が生じた 時、バス結合調停回路30は両プロセッサ21、 22からの要求を受け、内部の優先回路(図示せ ず)の判定により優先度の高い方の要求を認め、 優先度の低い方の要求者に自分のローカルバスへ

" 助作完了"が送られ、 (IV) プロセッサ 2 1 からの 要求が完了したことにより" 出力 ŌFF 要求"が解除され、 (V) プロセッサ 2 2 からローカルメモリ 2 3 へ" 動作指示"と"動作完了"を送る。

なお以上の説明においては、プロセッサの数を2つの場合について説明したが、3を又はそれ以上にしても、それに応じてローカルメモリ、ローカルバス、バス削御回路の数を増やし、優先順位の決定を多くのものについて行うことができるようにすれば、同じように処理し得ることはいうまでもない。

[発明の効果]

以上説明した様に、本発明はバス結合調定回路に優先順位を決める機能を設け、相互使用の要求が衝突した時に優先順位の低い方の要求者に対対し自分のローカルバスへの出力を ŌFF にさせ、 優先順位の高い方の要求を先に処理することにより、 従来行われていたフリップフロップ等によるバス相互使用の訓劇を行う必要がなくなり、 プログラムの負荷を無くすことができる効果がある。

の"出力 ŌFF 要求"を出させる。"出力 ŌFF 要求"を受けた要求者は、自分のローカルベスへの出力を ŌFF にし、現在の状態のまま保持する。

第1のプロセッサ21からの要求と第2のプロ セッサ22からの要求が重なった時,パス結合調 停回路 3 0 内部の優先順位が第1のプロセッサ21 の方が高いとすると、競合時の動作を示す第4図 に示す様な順で制御される。 この第 4 図の (a) は競 合時の制御タイミングを示し、同じく(6)は第2図 の回路の一部に(a)で示す順序(1),(11),…(V)に従 って倡号がどう流れるかを示す図である。以下 (1),(1),…の順序に従って動作の流れの形を説明 すると、(1) 第1のプロセッサ21からの第2の ローカルメモリ21への操作要求と、第2のプロセ ッサ22から第1のローカルメモリ21への操作要 求とが衝突し、ベス結合調停回路30による優先 順位の決定が行われ、(1)パス結合調停回路30 より第2のプロセッサ22のローカルバス26へ の"出力 OFF 要求"が出力され、(II) プロセッサ 2 1 からローカルメモリ 2 4 へ " 動作指示 " と

4. 図面の簡単な説明


第1 図は本発明を実施したバス結合調停回路のプロック図、第2 図は前記回路を用いたマルチプロセッサシステムのプロック図、第3 図はローカルバスでデータ 転送を行う時の制御タイミング図、第4 図は第2 図のプロック図における競合時の動作図、第5 図は従来のマルチプロセッサシステムのプロック図である。


記号の説明: 1 1 , 1 2 は第 1 及び第 2 のバス要求処理部, 1 3 はバス制御部, 1 4 , 1 5 は第 1 及び第 2 のバス出力制御部, 2 1 , 2 2 は第 1 及び第 2 のプロセッサ, 2 3 及び 2 4 は第 1 及び第 2 のローカルメモリ, 2 5 及び 2 6 は第 1 及び第 2 のローカルバス, 2 7 , 2 8 は第 1 及び第 2 のバス制御部, 2 9 はバス結合部, 3 0 はバス調停回路をそれぞれあらわしている。

化四人 (7783) 非四土 池 田 愆 保

郊1のロ-カルチモリ

23





-- (E)

---(17)

